Debugger 面向实际 FPGA 中的 ILA/VIO 核，与软件处理器调试、离线 VCD 和快速仿真是不同入口。使用前需要当前构建生成的 Debug Build 及匹配的 bitstream/探针信息；普通未插入调试核的设计不会自动出现可采集通道。

选择构建与核

在顶层 RTL 添加 ILA/VIO 属性后，可点击 Debugger 标题栏的 Generate Debug Configuration 按钮。插件会解析当前 srcTop，在硬件数据目录生成同名的 <srcTop>.debug.toml 默认配置并立即打开；已有文件只会打开，不会覆盖用户修改。

在 Digital IDE 的 Debugger 中执行 Refresh Debug Build，读取当前调试清单，核对厂商、核 ID、探针宽度和匹配产物。连接目标后用 Read Core Status 检查状态。

Vivado 可通过下列设置明确目标：

设置	用途
digital-ide.debugger.vivado.hwServerUrl	Hardware Server 地址
digital-ide.debugger.vivado.target	精确目标名
digital-ide.debugger.vivado.programBeforeAccess	访问前下载已校验匹配的 bitstream
digital-ide.debugger.vivado.timeoutMs	单次访问超时

ILA 采集

选择 ILA 核执行 Capture ILA，等待触发/采样，波形窗口显示采集结果。调试面板提供相应的触发、重触发、单次/连续采样控制；停止等待可用 Stop ILA Capture。触发位置必须在采样深度内；综合时固定的触发条件不能在界面直接改写。

VIO 读写

Read VIO Inputs 查询输入；Write VIO Outputs 逐个提示输出探针值，可按要求输入指定宽度的位串或十六进制。核对探针方向、位宽和实际硬件用途，再提交输出。停止 ILA 不等于复位 VIO 输出。

出现清单/哈希/探针不匹配时使用同一次构建的整套产物，不能混用旧探针文件。当前 temp 工程的 func 顶层包含 ILA/VIO 测试属性和默认调试配置，可用于真实板卡验证。