底板通过核心板底层的 J3 与核心板相连，负责供电、USB 接口，并可接收 DVP 摄像头信号和两对 Bank 1A 差分 I/O。引脚见 接口定义，封装坐标见 机械尺寸 · 底板安装投影。

现成的底板

Tiny60-DL 开发底板 是本核心板的配套底板，提供 USB HUB、调试器 MCU、JTAG / UART 排针、摄像头 FPC 与 FPGA 时钟接口。自行设计底板时参考本页。

配对连接器

项目	要求
核心板侧	J3：Hirose DF40C-60DP-0.4V(51) 公座，底层，与 J2 背靠背
底板侧	Hirose DF40 系列 60DS-0.4V(51) 母座，板间距由母座型号决定
位置与 1 号脚	按 底板安装投影 的 “J3 pin 1” 坐标放置
固定	4 个 Ø2.0 mm 安装孔（H1 – H4）
避让	FPGA、MCU、晶振和 J4 在底层，底板在核心板投影区内需为这些器件留出高度

供电

网络	J3 引脚	方向	要求
5V	52 / 54 / 56 / 58 / 60	输入	核心板唯一电源输入（也可由扩展模块经 J2 提供）
VDD_3V3	46 / 48 / 50	输出	核心板 TMI7003 CH2，可供底板小电流负载
VDD_1V8	40 / 42	输出	核心板 TMI7003 CH1
VDD_1V2	34 / 36	输出	核心板 TMI7003 CH3
GND	1 / 2 / 7 / 8 / 13 / 14 / 19 / 20 / 25 / 26 / 31 / 32 / 37 / 38 / 43 / 44 / 47 / 53 / 59	—	全部接地

• 5V 在核心板上同时接 J2，底板与扩展模块不能同时向 5V 供电，除非一方带理想二极管或电源选择电路。
• 核心板的 3.3 V、1.8 V、1.2 V 由 TMI7003 同时为核心板、扩展模块和底板供电，底板取电时应控制负载，大电流负载由底板自行从 5V 转换。

USB

J3.28 / J3.30 是 USB_P / USB_N，在核心板上与 MCU（PB7 / PB6）以及 J1.4 / J1.6 并联。

• 底板放 USB-C 时，按 90 Ω 差分把 D± 接到 J3.28 / J3.30，VBUS 接 5V，CC1 / CC2 各 5.1 kΩ 下拉。
• 同一时间只能有一个 USB-C 接入：扩展模块（如 RF-AD9361）也有 USB-C 时，两个接口的 D± 与 VBUS 都并联在一起。

复位与控制

信号	J3 引脚	说明
CRESETN	55	FPGA 复位，低有效；核心板已有 10 kΩ 上拉到 1.8 V，底板用开漏输出或按键拉低
CH32_RST	51	MCU 复位，低有效；核心板已有 10 kΩ 上拉到 1.8 V
SYNC_IN	57	直通 J1.3，可向扩展模块（如 AD9361）提供同步信号
CH32_PB12 – PB15	16 / 18 / 22 / 24	MCU SPI2（NSS / SCK / MISO / MOSI），1.8 V 电平

FPGA I/O

差分对	J3 引脚（P / N）	FPGA 球位	功能
L07	4 / 6	F4 / F5	Bank 1A，CLK0
L08	10 / 12	E4 / E5	Bank 1A，CLK1

Bank 1A 固定为 1.8 V。这两对引脚可用作底板到 FPGA 的时钟输入或普通 I/O，核心板内走线长度为 L07 9.99 / 10.13 mm、L08 9.30 / 9.71 mm。

DVP 摄像头信号

J4 上的 8 位 DVP 数据、PIXCLK、VSYNC、HSYNC、I²C、UART 与 RSTn 在核心板上只连到 J3，不接 FPGA 与 MCU。底板若要使用摄像头，需要在底板上把这些信号接到目标处理器；摄像头电源（3.3 V 与 TIR_5V0）由核心板在 J4 上提供。J4 与 J3 的引脚对应见 接口定义 · DVP 摄像头。