Tiny60-Core 是基于 Efinix Titanium Ti60F100 的微型 FPGA 核心板，尺寸 22.95 mm × 17.85 mm。板上集成 FPGA 全部电源、参考时钟和一颗 CH32V305 USB 下载 / 通信 MCU。顶层两只 DF40 连接器（J1、J2）接扩展模块（如 RF-AD9361 射频模块），底层 J3 接底板、J4 接 DVP 摄像头模组。

Tiny60-Core 系统框图：顶层 J1 / J2 接扩展模块，底层 J3 接底板、J4 接摄像头

主要规格

项目	参数
FPGA	Efinix Ti60F100S3F2I3（Titanium，FBGA100，0.5 mm 球距），封装内含配置 Flash
用户 I/O	J1 12 对、J2 9 对、J3 2 对差分 I/O（均可单端使用），分属 Bank 1A / 1B / 3A / 3B
时钟	X1 有源晶振（OT201650MJBA4SL，1.8 V）接 GPIOR_P_00_PLLIN0；连接器上另有 8 对全局时钟输入（CLK0 – CLK3、CLK8 – CLK11）及 1 个 PLLIN0
MCU	WCH CH32V305GBU6（RISC-V，I/O 1.8 V）：USB、FPGA JTAG、2 路 UART、SPI
电源输入	5 V（J3 或 J2），板载 TPS62826A + TMI7003 生成 0.95 / 1.8 / 3.3 / 1.2 V，NCP163 生成摄像头 5 V
扩展接口	J1、J2：Hirose DF40C-60DP-0.4V(51) 公座，顶层，中心距 14.03 mm
底板接口	J3：DF40C-60DP-0.4V(51) 公座，底层，与 J2 背靠背
摄像头接口	J4：JAE WP7B-P040VA1-R8000，40 针，8 位 DVP + I²C + UART + 3.3 V / 5 V
指示灯	DONE：FPGA 配置完成后点亮
PCB	10 层 HDI，板厚 1.465 mm，4 个 Ø2.0 mm 金属化安装孔
尺寸	22.95 mm × 17.85 mm，四角 R1.91 mm 圆角

开发资料

文档	内容
硬件架构	Bank 电压、时钟、配置与 JTAG、MCU 连接、电源树与上电时序、板载器件
接口定义	J1 – J4 引脚图，每对差分 I/O 对应的 FPGA 球位、Bank 与时钟功能
机械尺寸	尺寸图、安装孔与连接器坐标、底板安装投影、PCB 叠层与阻抗
FPGA 开发	Efinity 工程设置、Bank 电压、时钟约束、下载与排查
扩展模块	扩展模块设计规则、VCCIO 接法、板内走线长度、RF-AD9361 引脚对照
底板设计	J3 配对连接器、供电、USB、DVP 与复位信号

快速开始

1. 接入 VCCIO：Bank 1B / 3A 的 VCCIO 由扩展模块通过 J2 提供，单独使用核心板前先阅读 扩展模块 · VCCIO。
2. 供电：通过底板 J3 或扩展模块（如 RF-AD9361 的 USB-C）提供 5 V。
3. 建立工程：在 Efinity 中选择 Ti60F100S3F2、速度等级 I3，按 FPGA 开发 设置 Bank 电压和引脚。
4. 下载：经 USB 连接板载 CH32V305，使用配套下载工具写入 FPGA；配置完成后 DONE 灯点亮。