RF-AD9361 是基于 ADI AD9361 的 2T2R 软件无线电模块，尺寸 25 mm × 34 mm。模块上完成射频前端、参考时钟与 1.3 V 电源，通过两只 Hirose DF40 60 针板对板连接器把 LVDS 数据接口、SPI、控制信号和电源交给 FPGA 底板；底板提供 3.3 V 与 I/O 电源，并实现数据接口逻辑。

RF-AD9361 系统框图：左侧为 4 路 SMA 射频口，右侧经 J1 / J2 连接 FPGA 底板

主要规格

项目	参数
收发芯片	AD9361（BGA144，10 mm × 10 mm），2 发 2 收
射频范围	70 MHz – 6.0 GHz（芯片）；板载巴伦 TCM1-63AX+ 标称 10 – 6000 MHz
信道带宽	200 kHz – 56 MHz（芯片）
射频接口	4 × SMA：TX1A、RX1A、RX2A、TX2A，50 Ω 单端，经 1:1 巴伦转差分
数据接口	LVDS，RX / TX 各 6 对数据 + FRAME + 时钟，单通道最高 61.44 MSPS
参考时钟	板载 40 MHz 无源晶振（X1），接 XTALP / XTALN
配置接口	4 线 SPI（SPI_ENB / CLK / DI / DO）
板对板连接器	J1、J2：DF40HC(3.0)-60DS-0.4V(51)，0.4 mm 间距，3.0 mm 堆叠高度
供电输入	VDD_3V3（板载 2 × ADP1755 → 1.3 V）、VDD_GPO（AD9361 VDD_INTERFACE / VDD_GPO）
USB	Type-C（J3，底层），VBUS 与 D± 经板对板连接器直通底板
PCB	10 层 HDI，板厚 1.532 mm，4 个 Ø2.0 mm 非金属化安装孔
尺寸	25.00 mm × 34.00 mm，四角 R2.0 mm 圆角

芯片级参数取自 AD9361 数据手册；实际可用频段与射频指标还受板载巴伦和匹配网络影响，见 硬件架构。

开发资料

文档	内容
硬件架构	射频通路、时钟、电源树、地设计与板载器件清单
接口定义	J1 / J2 全部 120 个引脚、信号方向与 AD9361 球位、USB-C
机械尺寸	尺寸图、安装孔与连接器坐标、底板安装投影、PCB 叠层与阻抗
底板设计	配对连接器、供电要求、LVDS 布线与模块内走线长度、FPGA bank 电压
驱动配置	ADI HDL 接口、Linux 设备树、no-OS 初始化参数与上电检查

快速开始

1. 准备底板：按 底板设计 放置两只 DF40C-60DP-0.4V(51) 公座，提供 VDD_3V3 与 VDD_GPO，并将 LVDS 信号接到 FPGA 的同一组差分 I/O bank。
2. 安装模块：连接器面朝向底板，对准 J1 / J2 后垂直压入；四个 Ø2.0 mm 安装孔配 3.0 mm 高支撑柱固定（M2 螺丝与 Ø2.0 mm 孔几乎无间隙，建议使用 M1.6 螺丝）。
3. 接入天线或线缆：传导测试时 TX 口经衰减器接仪表，避免直接接入频谱仪或接收机输入。
4. 加载 FPGA 与驱动：使用 ADI axi_ad9361 IP，按 驱动配置 设置 LVDS 模式和 40 MHz 参考时钟；SPI 能读回产品 ID 后再调试数据链路。

射频口静电

SMA 口经巴伦和隔直电容直连 AD9361 射频引脚，没有额外的 ESD 保护器件；插拔线缆或天线前先释放静电。